Teknoloji Haberleri
Bu konudaki kullanıcılar: 1 misafir
14
Cevap 1450
Tıklama 0
Öne Çıkarma
Cevap 1450
Tıklama 0
Öne Çıkarma
1. sayfa
-
FPGA
| amatör mü yoksa iş için mi istiyorsun. Emüleden bir kaç tane bununla ilgili döküman bulmuştum. Ama fpga ile hiç ilgilenmedim. Nasip olursa şubat ayına doğru xilinx den 50$ lık CPLD started kiti almayı düşünüyorum. |
|
(ABC'+A'BC+ABC)(X+Y'+Z) FONKSİYONUN mul. ile gerçekleştirmem lookup table dan giriş değerlerini ayarlamam gerekiyor şematik olarak devreyi çizmem gerekiyor.... |
Bu mesaja 1 cevap geldi.
|
İnternette aşağıdaki sayfayı buldum. Dikkatli incelersen o sayfada Declare statements başlığının orada kapılarla basit bir devre çizmiş. Yanındada vhdl dilinde karşılığını vermiş. Sayfada gerekli temel bililer var. Sol üst köşedeki menuye basarak diğer sayfalarıda inceleyebilirsin. İnşallah işini görür. |
Bu mesaja 1 cevap geldi.
Sizin bu konularda bilginiz var herhalde. Ben bu konuya trene bakar gibi bakıyorum. Yukarda verdiğim linki internette gezerken bulduydum ve çok hoşuma gitti. Şubat tatilinde dersler yokken xilinx CPLD started kit alıp çalışmayı düşünüyorum. Emuleden de birkaç döküman buldum. Bu işe başlarken neleri tavsiye edersiniz? |
Bu mesaja 1 cevap geldi.
|
minicikdev arkadaşımın dediğine katılıyorum, vhdl ile yazmak cok daha kolay olur. Output=(ABC'+A'BC+ABC)(X+Y'+Z) ifadesi Vhdl ile şu olur: Output<= ((a and b and (not c)) or ((not a) and b and c) or (a and b and c)) and (x or (not y) or z); Bu arada fark ettiysen bu ifade daha da küçültülebiliyor. ABC'+ABC=AB, bu sadelestirmeden sonra ifade suna donusur (AB+A'BC)(X+Y'+Z). Bunun icin vhdl kodu da su olur: output<= ((a and b) or ((not a) and b and c)) and (x or (not y) or z); Gördüğün gibi tek bir satır kod ile bu ifadeyi vhdl'de yazabilirsin. Ama sanırım bunu okuldan proje olarak istemişlerdir. Dolayısıyla illa şematik ile yapmak istiyorsan kullanacağın FPGA'in önemi var. Eğer FPGA olarak Xilinx kullanıyorsan internetten ücretsiz olan ISE Webpack yazılımını indir. Onun Schematic Editorunu kullanarak "ve" "veya" "degil" kapılarını birleştirerek istediğin ifadeyi gerçekleştirebilirsin. |
Bu mesaja 1 cevap geldi.
|
merhaba meraklısına...aşağıdaki linki buldum demişsinde ben linki göremiyom :( |
Bu mesaja 1 cevap geldi.
|
iaydinc walla hoca eğer vhdl le yazmamı isteseydi seve seve yazardım ama hoca şematik olarak ve look-up table ve multiplexer kullanarak yapmamı istiyor.verdiğin link için teşekkürler. :( kolay gelsin |
Bu mesaja 1 cevap geldi.
demekki eklemeyi unutmuşum.  http://www.hobby-elec.org/e_cpld4_3.htm http://www.hobby-elec.org/e_cpld.htm |
Bu mesaja 1 cevap geldi.
|
Kullacağın multiplexer için bir sınır var mı? Sınır yoksa 64'e (64= 2 üzeri 6, burada 6 input sayından kaynaklanıyor) 1'lik tek multiplexer ve 64lük bir Look up table ile yapabilirsin. Multiplexer'ın 6 select inputu için A,B,C,X,Y,Z gireceksin ve multiplexer'ın 64 inputuna sana verilen ifadedekine uygun bir şekilde 1,0 gireceksin (bu da look up table oluyor). Kolay gelsin. |
1. sayfa
DH Mobil uygulaması ile devam edin.
Mobil tarayıcınız ile mümkün olanların yanı sıra, birçok yeni ve faydalı özelliğe erişin.
Gizle ve güncelleme çıkana kadar tekrar gösterme.
thnx
kolay gelsin